Home

はじめに

本Webページは、2025年度東京大学工学部講義「VLSIアーキテクチャ」の汎用アーキテクチャ回講義のためのページになります。汎用プロセッサを題材として、CMOS VLSI設計について学んでいきましょう。

講義のねらいについて

講義を通して、以下のような内容を理解し、実践することを目標とします。

• CMOS VLSI設計フローの基本
  • SystemVerilogを用いたRTL設計
  • 論理合成
  • 配置配線
• 基本的な汎用プロセッサのRTL設計
  • RISC-V ISA
  • 基本マイクロアーキテクチャのRTL実装
  • 高性能化手法の適用とそのRTL実装

講義ではこうした内容について説明をしながら、所々で実際に手を動かして汎用プロセッサの設計フローを進めて貰います。講義中は門本やTAがサポートします。

毎回、ノートPCの用意をお願いします。この講義ページの閲覧やVLSI設計の実践にPCを利用します。

日時・場所

• 日時: S1, 水曜1限 (8:30～10:15)
• 場所: 243

成績評価

• 池田先生ご担当の専用アーキテクチャ回と合算での成績評価になります。
• 授業内で発表するレポート課題にて評価を実施します。

連絡先

東京大学 工学部 電子情報工学科 門本 淳一郎